• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明所提供之管理方法係應用於包含複數個區塊快閃記憶體。各區塊包含複數組成對之第一頁面及第二頁面。回應於將一目標資料寫入一目標區塊之要求，該管理方法首先執行一選擇步驟，自該等區塊中選擇至少一暫存區塊。隨後，該目標資料被寫入該至少一暫存區塊之該等第一頁面中。當一寫回條件成立時，該目標資料自該至少一暫存區塊之該等第一頁面被寫回該目標區塊。
    公开号:TW201321978A
    申请号:TW100142612
    申请日:2011-11-21
    公开日:2013-06-01
    发明作者:Chien-Hsiang Li；Tse-Wei Wang
    申请人:Mstar Semiconductor Inc；
    IPC主号:G06F12-00
    专利说明:
    電子系統及其記憶體管理方法
    本發明與快閃記憶體(flash memory)相關，並且尤其與應用於多階儲存單元(multi-level cell,MLC)快閃記憶體的管理方法相關。
    不同於單階儲存單元(single-level cell,SLC)快閃記憶體，多階儲存單元快閃記憶體可以在每個儲存單元內儲存兩個以上的資訊位元。此處之「多階」指的是記錄在每個儲存單元中的電壓值多於兩個。雖然多階儲存單元快閃記憶體存在使用壽命較短、耗電量較高，且讀寫速度較慢等缺點，但因其單位成本所對應的容量高於單階儲存單元快閃記憶體，仍被廣泛應用在多種儲存裝置中。
    一般而言，多階儲存單元快閃記憶體是由多個區塊(block)組成，各區塊中又分別包含複數組成對的頁面(page)。以一包含32個頁面的區塊為例，其中可能包含有16個最高效位元(most significant bit,MSB)頁面和16個最低效位元(least significant bit,LSB)頁面；每個MSB頁面和一個LSB頁面成對，共用同一組儲存單元。多階儲存單元快閃記憶體的重大缺點之一是，在將資料寫入某個MSB頁面的過程中一旦發生不正常斷電或重置的狀況，不只是正在被寫入資料的MSB頁面會被破壞，與該MSB頁面成對之LSB頁面中原本儲存的資料也受到損壞，反之亦然。
    目前已有一些防範或修復此類錯誤的方案，其一是由上層檔案系統根據系統紀錄檔(log)回復未正常完成寫入的檔案。其二是將寫入範圍限定在所有成對頁面中的單一類頁面(例如僅利用MSB頁面或LSB頁面)，這種做法的缺點在於記憶體中可供利用的容量會大幅減少。其三則是在對某個頁面A寫入資料時，將其成對頁面B中原本儲存的資料先備份到另一個區域；若在寫入程序中發生錯誤狀況，系統可自該備份區域將資料回復至頁面B。
    本發明針對多階儲存單元快閃記憶體提出一種新的管理方法。在寫入程序中，資料首先被存放在暫存區塊的特定一種頁面，藉此避免成對頁面相互損壞的問題。待寫回條件成立後，目標資料才會被正式寫入目標區塊。如果在將目標資料寫入目標區塊的過程中發生不正常狀況，暫存區塊中的資料亦可用以協助回復目標區塊。
    根據本發明之一具體實施例為一種管理方法，應用於包含複數個區塊之多階儲存單元快閃記憶體。各區塊包含複數組成對之第一頁面及第二頁面。回應於將一目標資料寫入一目標區塊之要求，該管理方法首先執行一選擇步驟，自該等區塊中選擇至少一暫存區塊。隨後，該目標資料被寫入該至少一暫存區塊之該等第一頁面中。當一寫回條件成立時，該目標資料自該至少一暫存區塊之該等第一頁面被寫回該目標區塊。
    根據本發明之另一具體實施例為一電子系統，其中包含一多階儲存單元快閃記憶體及一控制器。該多階儲存單元快閃記憶體中包含複數個區塊；各區塊包含複數組成對之第一頁面及第二頁面。回應於將一目標資料寫入一目標區塊之要求，該控制器自該等區塊中選擇至少一暫存區塊，並將該目標資料寫入該至少一暫存區塊之該等第一頁面中。當一寫回條件成立時，該控制器將該目標資料自該至少一暫存區塊之該等第一頁面寫回該目標區塊。
    根據本發明之另一具體實施例為一種電腦可讀取儲存媒體，其中儲存有能由一處理器讀取並執行之一程式碼。該程式碼係用以管理一多階儲存單元快閃記憶體。該多階儲存單元快閃記憶體包含複數個區塊；各區塊包含複數組成對之第一頁面及第二頁面。一第一程式碼係用以回應將一目標資料寫入一目標區塊之要求，自該等區塊中選擇至少一暫存區塊。一第二程式碼係用以將該目標資料寫入該至少一暫存區塊之該等第一頁面中。當一寫回條件成立時，該第三程式碼係用以將該目標資料自該至少一暫存區塊之該等第一頁面寫回該目標區塊。
    為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
    根據本發明之一具體實施例為一種快閃記憶體的管理方法，例如可應用於多階儲存單元(multi-level cell,MLC)快閃記憶體，圖一為其流程圖。實務上，該MLC快閃記憶體可以是直接內建於某一電子系統中，也可以是以記憶卡或隨身碟的形式存在，透過各種轉接裝置被連接至電子系統。舉例而言，該電子系統可為數位攝影機、行動通訊裝置、攜帶型電腦、桌上型電腦或外接式儲存裝置等各種能與MLC快閃記憶體溝通的裝置。
    本實施例中的MLC快閃記憶體包含複數個區塊，各區塊又分別包含複數組成對之第一頁面及第二頁面。舉例而言，第一頁面可為一最高效位元(most significant bit,MSB)頁面，而第二頁面相對為一最低效位元(least significant bit,LSB)頁面。或者，若第一頁面為LSB頁面，則第二頁面相對為MSB頁面。對三階儲存單元(triple-level cell,TLC)快閃記憶體來說，上述第一頁面和第二頁面可以是同組的三個頁面中的任兩個頁面。以下說明將以第一頁面為LSB頁面、第二頁面為MSB頁面的情況為例。
    如圖一所示，步驟S11接收將一目標資料寫入一目標區塊的要求。回應於此要求，步驟S12首先被執行，以自該MLC快閃記憶體的區塊中選擇至少一個暫存區塊。舉例而言，該MLC快閃記憶體可被設計為保留20個區塊(不以此為限)，專用於做為暫存區塊之用。若步驟S11所接收的要求是希望將一目標資料寫入該MLC快閃記憶體中的目標區塊A，則步驟S12可以是從上述20個暫存區塊中選出兩個目前未被使用的暫存區塊，分別做為對應於目標區塊A的暫存區塊B1、B2。
    接著，在步驟S13中，該預定被寫入目標區塊A的目標資料會被寫入暫存區塊B1、B2，而非直接寫入目標區塊A。圖二為暫存區塊B1、B2的內容範例示意圖。於此實施例中，該目標資料只會被存放在暫存區塊B1、B2的LSB頁面中。易言之，暫存區塊B1、B2的MSB頁面不會被使用。以目標區塊A及暫存區塊B1、B2各自包含16個LSB頁面和16個MSB頁面的情況為例，該目標資料只會被存放在暫存區塊B1的16個LSB頁面和暫存區塊B2的16個LSB頁面中。
    圖二中的範例係假設預定被寫入目標區塊A的目標資料之大小共需佔用14個頁面。應注意的是，目標資料係依序寫入暫存區塊B1及B2的LSB頁面，圖中的序號欄位係用以標示寫入順序。於此範例中，該目標資料的第一個頁面被存入暫存區塊B1中頁面編號為0的頁面；該目標資料的第二個頁面被存入暫存區塊B2中頁面編號為0的頁面；該目標資料的第三個頁面則是被存入暫存區塊B1中頁面編號為1的頁面。圖二中所示為目標資料的前13個頁面已存入完成，而第14個頁面正在被存入暫存區塊B2中頁面編號為10之頁面的狀態。
    如圖二所示，該目標資料被分散存放在暫存區塊B1、B2的LSB頁面中。由於暫存區塊B1、B2的MSB頁面皆未被使用，暫存區塊B1、B2之儲存型式等同於單階儲存單元快閃記憶體區塊之儲存型式，因而不會發生成對頁面相互損壞的問題。
    步驟S14為判斷一寫回條件是否成立。於一實施例中，該寫回條件包含一正常關機狀況。所謂的正常關機狀況是指，配合該MLC快閃記憶體的電子系統將依正常程序進入關機狀態。若步驟S14的判斷結果為否，步驟S16將被執行，結束目前的寫入程序。相對地，若步驟S14的判斷結果為是，步驟S15將被執行，將該目標資料自暫存區塊B1、B2之該等LSB頁面寫回目標區塊A。實務上，當正常關機狀況出現時，存放於上述20個暫存區塊中的資料可被各自寫回其所對應之目標區塊。
    圖三為目標區塊A和暫存區塊B1、B2的頁面對應關係示意圖。於本範例中，若步驟S14的判斷結果為是，存放在暫存區塊B1、B2之14個LSB頁面中的目標資料被按序號分別寫回目標區塊A中頁面編號為0~13的頁面。須說明的是，目標區塊A中供存放目標資料的範圍不以特定一種頁面為限。也就是說，目標區塊A中的LSB頁面或MSB頁面都可被用來存放資料。值得注意的是，在將資料寫回目標區塊A的過程中，即使出現不正常斷電狀況，暫存區塊B1、B2中仍存有可供回復的備份資料。因此無須擔心頁面相互損壞的問題。
    於另一實施例中，該寫回條件包含一暫存區塊容量飽和狀況。舉例而言，假設預定被寫入目標區塊A的目標資料之大小共需佔用32個頁面，也就是將會佔據暫存區塊B1、B2中所有的LSB頁面。在這筆目標資料完全寫入暫存區塊B1、B2後，可判定暫存區塊B1、B2的容量已達飽和。在暫存區塊容量飽和的狀況下，執行步驟S15亦應被執行，將存放在暫存區塊B1、B2之32個LSB頁面中的目標資料寫回目標區塊A中頁面編號為0~31的頁面。
    實務上，在暫存區塊B1、B2的容量飽和之前，預定被寫入目標區塊A的目標資料都可被暫存在暫存區塊B1、B2中。每個正在被使用的暫存區塊都會被標記其對應於MLC快閃記憶體中的哪一個區塊。待目標資料寫回目標區塊A之後，暫存區塊B1、B2可以被清空，重新成為未在使用中的暫存區塊。
    於另一實施例中，該寫回條件包含一暫存區塊數量不足狀況。舉例而言，假設前述20個暫存區塊都被標記為正在被使用當中時，出現希望將資料寫入MLC快閃記憶體的要求，則20個暫存區塊中的一個或多個暫存區塊的資料可先被寫回其所對應之區塊，藉此空出可供暫存新資料的暫存區塊。
    圖四為根據本發明之另一實施例中的管理方法流程圖。於此實施例之管理方法更包含步驟S12A，其係在步驟S12之前判斷該快閃記憶體中是否已存在對應於該目標區塊之至少一暫存區塊。若步驟S12A的判斷結果為否，則在步驟S12中以自未被使用之區塊中為該目標區塊選擇至少一暫存區塊。相對地，若步驟S12A的判斷結果為是，在步驟S12中，選擇該已存在之對應於該目標區塊之該至少一暫存區塊，且於步驟S13中，目標資料就會直接被寫入已存在之該至少一暫存區塊。舉例而言，若先前該20個暫存區塊中已存在兩個對應於目標區塊A的暫存區塊B1、B2，再次收到將資料寫入目標區塊A的要求時，便不需要另外指定暫存區塊，可直接使用暫存區塊B1、B2。
    圖五為根據本發明之另一實施例中的管理方法流程圖。此流程係用以配合圖四或圖五中的管理方法。如先前所述，若電子系統依正常程序進入關機狀態，所有暫存區塊中的資料都應該已經被寫回各自對應的區塊中。因此，在配合該快閃記憶體之一電子系統被重新啟動後，步驟S21首先被執行，以檢查該快閃記憶體中是否存在任何存有資料之暫存區塊。若步驟S21之判斷結果為是，表示先前可能曾出現不正常關機的狀況，則步驟S22被執行，將該暫存區塊中之資料寫回該暫存區塊所對應之區塊，藉此復原先前可能未被正確寫入的資料。
    根據本發明之另一具體實施例為一電子系統，如圖六所示，其中包含一快閃記憶體62，例如為MLC快閃記憶體，以及一控制器64。快閃記憶體62中包含複數個區塊；各區塊又包含複數組成對之第一頁面及第二頁面。回應於將一目標資料寫入一目標區塊A之要求，控制器64自該等區塊中選擇至少一暫存區塊(B1、B2)，並將該目標資料寫入該至少一暫存區塊(B1、B2)之第一頁面(例如LSB頁面)中。當一寫回條件成立時，控制器64將該目標資料自該至少一暫存區塊(B1、B2)之該等第一頁面寫回目標區塊A。
    控制器64的詳細操作方式可參考先前所介紹的幾種管理方法，不再贅述。於一實施例中，控制器64可包含用以執行步驟S12A的判斷模組和執行步驟S12的選擇模組。於一實施例中，控制器64可進一步包含用以執行步驟S21的另一判斷模組及用以執行步驟S22的復原模組。
    根據本發明之另一具體實施例為一種電腦可讀取儲存媒體，其中儲存有能由一處理器讀取並執行之一程式碼。舉例而言，該程式碼可為安裝於電子系統中的記憶體管理韌體，但不以此為限。該程式碼係用以管理一快閃記憶體。當處理器載入該程式碼並執行後，可完成如圖一、圖四或圖五所繪示之程序。
    如上所述，本發明提出了一種新的快閃記憶體控制方案，在寫入程序中，先將資料存放在暫存區塊的特定一種頁面，藉此避免成對頁面相互損壞的問題。待寫回條件成立後，目標資料才會被正式寫入目標區塊。如果在將目標資料寫入目標區塊的過程中發生不正常狀況，暫存區塊中的資料亦可用以協助回復目標區塊。
    綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    S11~S16．．．流程步驟
    S21~S22．．．流程步驟
    62．．．快閃記憶體
    64．．．控制器
    A．．．目標區塊
    B1、B2．．．暫存區塊
    圖一、圖四和圖五為根據本發明之實施例中的記憶體管理方法流程圖。
    圖二為根據本發明之實施例中的暫存區塊內容示意圖。
    圖三為根據本發明之目標區塊和暫存區塊的頁面對應關係示意圖。
    圖六為根據本發明之一具體實施例中之電子系統方塊圖。
    S11~S16．．．流程步驟
    权利要求:
    Claims (20)
    [1] 一種應用於一快閃記憶體之管理方法，該快閃記憶體包含複數個區塊，各區塊包含複數組成對之一第一頁面及一第二頁面，該管理方法包含：(a)自該等區塊中選擇至少一暫存區塊；(b)將一目標資料寫入該至少一暫存區塊之該等第一頁面中；以及(c)當一寫回條件成立時，將該目標資料自該至少一暫存區塊之該等第一頁面寫回一目標區塊。
    [2] 如申請專利範圍第1項所述之管理方法，其中該快閃記憶體為一多階儲存單元(multiple-level cell,MLC)快閃記憶體，且該第一頁面為一最高效位元頁面或一最低效位元頁面，而該第二頁面為相對之另一種頁面。
    [3] 如申請專利範圍第1項所述之管理方法，其中該快閃記憶體為一三階儲存單元(triple-level cell,TLC)快閃記憶體，且該第一頁面和該第二頁面為一組互相配對之三個頁面中的任兩個頁面。
    [4] 如申請專利範圍第1項所述之管理方法，其中步驟(a)自該等區塊中選擇對應於該目標區塊之兩個暫存區塊。
    [5] 如申請專利範圍第1項所述之管理方法，其中包含：(a1)在步驟(a)之前，判斷該快閃記憶體中是否已存在對應於該目標區塊之至少一暫存區塊；若步驟(a1)之判斷結果為是，則在步驟(a)選擇已存在之該至少一暫存區塊；以及若步驟(a1)之判斷結果為否，則在步驟(a)自尚未被使用之區塊中為該目標區塊選擇至少一暫存區塊。
    [6] 如申請專利範圍第1項所述之管理方法，其中該寫回條件為一正常關機狀況、一暫存區塊數量不足狀況或一暫存區塊容量飽和狀況。
    [7] 如申請專利範圍第1項所述之管理方法，進一步包含：(d1)在配合該快閃記憶體之一電子系統被重新啟動後，檢查該快閃記憶體中是否存在任何存有資料之暫存區塊；以及(d2)若步驟(d1)之判斷結果為是，將該暫存區塊中之資料寫回該暫存區塊所對應之區塊。
    [8] 一種電子系統，包含：一快閃記憶體，其中包含複數個區塊，各區塊包含複數組成對之一第一頁面及一第二頁面；以及一控制器，耦接於該快閃記憶體，用以自該等區塊中選擇至少一暫存區塊，並將一目標資料寫入該至少一暫存區塊之該等第一頁面中；以及，當一寫回條件成立時，將該目標資料自該至少一暫存區塊之該等第一頁面寫回一目標區塊。
    [9] 如申請專利範圍第8項所述之電子系統，其中該快閃記憶體為一多階儲存單元(multiple-level cell,MLC)快閃記憶體，且該第一頁面為一最高效位元頁面或一最低效位元頁面，而該第二頁面為相對之另一種頁面。
    [10] 如申請專利範圍第8項所述之電子系統，其中該快閃記憶體為一三階儲存單元(triple-level cell,TLC)快閃記憶體，且該第一頁面和該第二頁面為一組互相配對之三個頁面中的任兩個頁面。
    [11] 如申請專利範圍第7項所述之電子系統，其中回應於將該目標資料寫入該目標區塊之要求，該控制器自該等區塊中選擇對應於該目標區塊之兩個暫存區塊。
    [12] 如申請專利範圍第7項所述之電子系統，其中該控制器包含：一第一判斷模組，用以判斷該快閃記憶體中是否已存在對應於該目標區塊之至少一暫存區塊；以及一選擇模組，若該第一判斷模組之判斷結果為是，該選擇模組即選擇已存在之該至少一暫存區塊；若該第一判斷模組之判斷結果為否，該選擇模組即自尚未被使用之區塊中為該目標區塊選擇至少一暫存區塊。
    [13] 如申請專利範圍第7項所述之電子系統，其中該寫回條件為一正常關機狀況、一暫存區塊數量不足狀況或一暫存區塊容量飽和狀況。
    [14] 如申請專利範圍第7項所述之電子系統，其中該控制器包含：一第二判斷模組，用以於該電子系統被重新啟動後，檢查該快閃記憶體中是否存在任何存有資料之暫存區塊；以及一復原模組，若該第二判斷模組之判斷結果為是，該復原模組將該暫存區塊中之資料寫回該暫存區塊所對應之區塊。
    [15] 一種電腦可讀取儲存媒體，其中儲存有能由一處理器讀取並執行之一程式碼，該程式碼係用以管理一快閃記憶體，該快閃記憶體包含複數個區塊，各區塊包含複數組成對之一第一頁面及一第二頁面，該程式碼包含：一第一程式碼，用以自該等區塊中選擇至少一暫存區塊；一第二程式碼，用以將一目標資料寫入該至少一暫存區塊之該等第一頁面中；以及一第三程式碼，當一寫回條件成立時，該第三程式碼係用以將該目標資料自該至少一暫存區塊之該等第一頁面寫回一目標區塊。
    [16] 如申請專利範圍第15項所述之電腦可讀取儲存媒體，其中該快閃記憶體為一多階儲存單元(multiple-level cell,MLC)快閃記憶體，且該第一頁面為一最高效位元頁面或一最低效位元頁面，而該第二頁面為相對之另一種頁面。
    [17] 如申請專利範圍第15項所述之電腦可讀取儲存媒體，其中該第一程式碼被執行時係自該等區塊中選擇對應於該目標區塊之兩個暫存區塊。
    [18] 如申請專利範圍第15項所述之電腦可讀取儲存媒體，其中包含：一第一子程式碼，用以判斷該快閃記憶體中是否已存在對應於該目標區塊之至少一暫存區塊，以產生一第一判斷結果；其中，該第一程式碼包含：一第二子程式碼，用以於該第一判斷結果為是時，選擇已存在之該至少一暫存區塊；以及一第三子程式碼，用以於該第一判斷結果為否時，自尚未被使用之區塊中為該目標區塊選擇至少一暫存區塊。
    [19] 如申請專利範圍第15項所述之電腦可讀取儲存媒體，其中該寫回條件為一正常關機狀況、一暫存區塊數量不足狀況或一暫存區塊容量飽和狀況。
    [20] 如申請專利範圍第15項所述之電腦可讀取儲存媒體，進一步包含：一第四程式碼，在配合該快閃記憶體之一電子系統被重新啟動後，檢查該多階儲存單元快閃記憶體中是否存在任何存有資料之暫存區塊，以產生一第二判斷結果；以及一第五程式碼，用以於該第二判斷結果為是時，將該暫存區塊中之資料寫回該暫存區塊所對應之區塊。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9298534B2|2016-03-29|Memory system and constructing method of logical block
    US8230161B2|2012-07-24|Data backup method for a flash memory and controller and storage system using the same
    US20150186225A1|2015-07-02|Data storage device and flash memory control method
    CN102750191B|2015-08-05|用于启动固态非易失性存储设备内的刷新操作的方法
    US9280460B2|2016-03-08|Data writing method, memory control circuit unit and memory storage apparatus
    US20090216936A1|2009-08-27|Data reading method for flash memory and controller and storage system using the same
    TWI484334B|2015-05-11|非揮發記憶體的區域式管理方法
    TWI470432B|2015-01-21|電子系統及其快閃記憶體管理方法
    US8055834B2|2011-11-08|Method for preventing read-disturb happened in non-volatile memory and controller thereof
    US9443591B2|2016-09-13|Storage device out-of-space handling
    JP2009230628A5|2010-09-16|
    TW201437807A|2014-10-01|映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
    CN102099866A|2011-06-15|专用闪存参考单元
    CN103955430A|2014-07-30|一种闪存存储设备中数据管理的方法及装置
    TW201348960A|2013-12-01|記憶體管理方法、記憶體控制器與記憶體儲存裝置
    US9811275B2|2017-11-07|Memory system and data control method
    CN102789813B|2015-03-18|一种控制存储设备内非最低有效位页使用的方法及装置
    US20100306484A1|2010-12-02|Heterogeneous storage array optimization through eviction
    TW201508748A|2015-03-01|資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
    US9383929B2|2016-07-05|Data storing method and memory controller and memory storage device using the same
    CN103106148B|2015-07-15|区块管理方法、存储器控制器与存储器存储装置
    US9639441B2|2017-05-02|Solid-state storage system, apparatus and method of writing data
    US9286936B1|2016-03-15|Zone based band mapping
    US9830077B2|2017-11-28|Data writing method, memory control circuit unit and memory storage apparatus
    US9880926B1|2018-01-30|Log structured reserved zone for a data storage device
    同族专利:
    公开号 | 公开日
    TWI470432B|2015-01-21|
    US8984213B2|2015-03-17|
    US20130132651A1|2013-05-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9940058B2|2016-02-17|2018-04-10|Silicon Motion, Inc.|Data storage device and data maintenance method thereof|
    US10096357B2|2016-10-25|2018-10-09|Silicon Motion, Inc.|Data storage device and data writing method thereof|TWI363272B|2008-07-11|2012-05-01|Silicon Motion Inc|Data programming method and device|
    TW201007451A|2008-08-12|2010-02-16|Phison Electronics Corp|Block management method for flash memory and storage system and controller using the same|
    CN101872644A|2009-04-24|2010-10-27|威刚科技（苏州）有限公司|电子存储装置及其存储方法|
    TWI436363B|2010-05-11|2014-05-01|Silicon Motion Inc|資料儲存裝置以及快閃記憶體之資料寫入方法|US9972393B1|2014-07-03|2018-05-15|Avago Technologies General IpPte. Ltd.|Accelerating programming of a flash memory module|
    TWI645290B|2016-10-11|2018-12-21|慧榮科技股份有限公司|資料儲存裝置及其資料寫入方法|
    KR20180076605A|2016-12-28|2018-07-06|에스케이하이닉스 주식회사|데이터 저장 장치 및 그것의 동작 방법|
    法律状态:
    2019-10-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100142612A|TWI470432B|2011-11-21|2011-11-21|電子系統及其快閃記憶體管理方法|TW100142612A| TWI470432B|2011-11-21|2011-11-21|電子系統及其快閃記憶體管理方法|
    US13/682,989| US8984213B2|2011-11-21|2012-11-21|Electronic system and memory managing method thereof|
    [返回顶部]